Aplicacões do V-MOS em potências elevadas

A estrutura do sulco em V proporciona uma família de transistores de efeito de campo para funcionar acima de 25 W com saída linear e alta impedância.

Introdução

A tecnologia dos semicondutores de óxido metálico – MOS, até o presente, considerada aplicável apenas para pequenos sinais e baixas potências, está pronta para trabalhar as altas potências. Aplicada exclusivamente em circuitos de baixa potência, possibilitou a combinação de vantagens de desempenho com o baixo custo em lógica e memórias.

Agora, uma nova versão, V-MOS, ou seja, semicondutores de óxido metálico vertical dão-nos essas mesmas vantagens em aplicações de potência. Família dos transistores de efeito de campo de potência V-MOS, com capacidade de manipulação de correntes da ordem de 10 ampères, tensão de ruptura (breakdown) superior a 200 Volts e resistências de frações de Ohm,  começam a surgir.

Efetivamente, MOS-FET de potência que podem – operar acima de 25 Watts e comutar 2 Ampères, são disponíveis em encapsulamentos TO-3, TO-39 ou cerâmicos tipo flangeado para aplicações em frequências elevadas. São fabricados para tensões de ruptura típicas de 35 V com uma resistência de 1.4Ω, 60V com 2.2Ω e 90V com 3,4 Ω.

Avançando nesta tecnologia, logo existirão dispositivos para 400 V com muito mais potência de dissipação. Os V-MOS fornecem alta densidade de corrente e características de transferência linear sobre uma ampla gama de correntes, alta capacidade de ruptura fonte-dreno e baixa capacitância residual porta (gate) – dreno (drain) – características simplesmente não obteníveis nos convencionais transistores MOS.

Vantagens Adicionais

Transistores bipolares, controlados por correntes de portadores minoritários, têm sido os únicos dispositivos em estado sólido linear disponível para altas potências. Os transistores de efeito de campo V-MOS, que são dispositivos controlados por tensão de portadores majoritários, oferecem muitas vantagens.

Possuem mais alta impedância de entrada devido à carência de condução entre a porta (gate) e o canal (channel), alta velocidade de comutação devido à ausência de armazenamento de portadores minoritários e ausência de ruptura secundária (second breakdown) porque seu coeficiente negativo de temperatura limita uma excessiva corrente de dreno.

Além disso, suas características de transferência são lineares de 400 miliampéres a mais de 2 Ampéres – essencial em amplificadores lineares de potência. A tecnologia V-MOS combina estas vantagens em dispositivos práticos de potência e isto abre um novo campo de facilidades para os engenheiros projetistas.

A tecnologia V-MOS resulta do conhecimento dos semicondutores de óxido metálico e do processamento bipolar. O primeiro passo é difundir as regiões do canal (channel) e supridouro (source) de maneira semelhante às difusões de base e emissor nos transistores bipolares.

Então um sulco em forma de V é traçado através das regiões do canal e supridouro, usando-se um anisotrópico ou traçador preferencial para assegurar dimensões precisas. Estas dimensões são determinadas apenas pela profundidade (espessura) da “janela” de óxido e estrutura cristalina do silício.

O processo é completado pelo crescimento de dióxido de silício sobre o sulco em V da região porta e, então, aplica-se a metalização.

Condução Vertical

A corrente flui verticalmente no cristal (chip) semicondutor; por isso o “V” no V-MOS. A secção ilustrada na figura 1 mostra-nos as quatro camadas ( n +, p, n- e n+) cujas dimensões críticas são precisamente controladas por processos de difusão. Os transistores MOS convencionais possuem estruturas laterais com dimensões menos bem controladas, provenientes do processo foto-litográfico usado. Além disso, tais estruturas apresentam apenas três regiões a (n+, p e n+). A fabricação em quatro camadas e o aspecto vertical do V-MOS possibilita transistores de potência com estreitas tolerâncias necessárias para dispositivos de potência de alto desempenho.

A alta densidade do V-MOS resulta parcialmente do curto espaçamento do canal, que é da ordem de 1,5 microns, comparado com o espaçamento dos atuais transistores que é de cerca de 5 microns. Acrescente-se que cada face do sulco da porta aumenta a densidade da corrente, pois que são possíveis dois “caminhos” de corrente para uma única porta. Também outro fator a adicionar à capacidade de alta corrente é a localização do dreno por detrás do cristal (chip) onde praticamente ele não ocupa área de silício.

A alta tensão de ruptura e a baixa capacitância residual do V-MOS provêm da região n extra. A relativamente baixa concentração de impurezas de tal região permite à região de depleção dreno-canal espalhar-se para o dreno, reduz indo o pico de campo elétrico através da junção e com isso aumentando a capacidade da tensão de ruptura. A capacitância dreno-porta do V-MOS é reduzida pelo efeito armazenador (buffering) da região de depleção.

Ainda outra característica importante do V-MOS é a relação linear da corrente de dreno e tensão de porta numa ampla gama de correntes de dreno. Os convencionais transistores MOS são dispositivos quadráticos (square-low) nos quais a corrente de dreno é proporcional ao quadrado da tensão de porta. No V-MOS, contudo, um estreito canal provoca o efeito de velocidade de saturação de portadores que, por outro, lado causa uma relação linear entre a corrente de dreno e a tensão de porta acima de aproximadamente 400 miliampéres (figura 2). Com uma estrutura vertical semelhante ao transistor bipolar, o V-MOS oferece vantagens de alta tensão de ruptura, alta capacidade de corrente e alta frequência de trabalho sem as desvantagens do desempenho dos bipolares.

figura-2 (V-MOS)

Melhor Comutação

O MOS FET de potência apresenta diversas significantes vantagens para alta potência e comutação em estado sólido. Um típico dispositivo como o VMP1 pode comutar 1A em 4 nanosegundos, 200 vezes mais rapidamente que um convencional transistor bipolar Darlington de tamanho equivalente. E com uma resistência de entrada de 1000 MΩ o V-MOS FET não necessita de circuitos de excitação de alta corrente ou amplificadores para acoplá-lo com circuitos excitadores de porta lógica complementar MOS (C-MOS).

Como ele é um dispositivo tipo enriquecimento (enhancement), uma tensão de entrada de 0V provocará o corte (a corrente de fuga será menor que 0,5 µA). Com uma tensão de porta de 10 V, suporta uma garantida mínima corrente dreno-supridouro (drain-to-source) Ids de 1A com uma resistência de 2Ω rds Para comutar um transistor bipolar em menos de 1 µS é necessário, pelo menos, 200 mA e para cortá-lo rapidamente é preciso uma tensão negativa. Mas o FET de potência com uma alta impedância de entrada não necessita, praticamente, de corrente para tal. Alguns microampéres de corrente de excitação são necessários para alterar a capacitância de entrada de quase 40pF para mudar seu estado em menos de 1µs.

A simplicidade dos projetos comutadores de alta corrente lógico-compatíveis (figura 3) usando V-MOS FET elimina a necessidade de resistores externos usualmente requeridos para a limitação da corrente de entrada, adaptar a tensão ou proteção contra fugas. O pulso de entrada para a porta lógica produz um pulso na saída em 20 ns (figura 3B). Se uma porta C-MOS simples como o tipo 4011 for empregada no lugar de quatro, o atraso (delay) aumentará para próximo de 50 ns devido ao baixo “drive” disponível para carregar a capacitância de entrada de 40 para 60 pF do VMP1.

figura-3 (V-MOS)

O circuito TTL de coletor aberto pode ser usado de muitas formas para excitar o FET, como no circuito “drive” da lâmpada esquematizado na figura 3C. Diminuindo o valor do resistor de 10 kΩ do TTL adaptador será aumentada a velocidade do circuito. No entanto, para aplicações em lâmpadas como a do exemplo, qualquer valor pode ser adequado se a potência necessária for disponível. Um resistor de 1 kΩ drenará 1mA; um resistor de 100 kΩ drenará 50 µA.

A substituição de transistores bipolares por MOS FET de potência pode reduzir enormemente os componentes necessários o que aumentará a confiabilidade. Consideremos o circuito da figura 4 que emprega uma gestão da interface para periférico programável da série 8000 projetado para o microprocessador tipo 8080 para controlar impressoras, solenoides, “displays“, atuadores, etc. Setenta e dois resistores e quarenta e oito transistores bipolares podem ser substituídos por 24 dispositivos V-MOS!

figura-4 (V-MOS)

A muito maior impedância de entrada de 1000MΩ do FET reduz o consumo do circuito de alimentação. Cada par Darlington de transistores bipolares precisa de 2mA de corrente de excitação. Com uma fonte de alimentação de 5V, o circuito bipolar drenará 240 mW de potência.

Considerando que há mais de 10ηA de perda de corrente em cada um dos FET, o circuito total drenará 240ηA a 5V, ou apenas, 1,2 µW .

Manipulando Correntes Mais Elevadas

Onde é necessária a comutação de mais de 2A, dois ou mais FET podem ser ligados em paralelo. É tão fácil como conectar as portas de um C-MOS em paralelo para maior capacidade de excitação. Sobretudo, precauções especiais são desnecessárias para assegurar a distribuição da carga de corrente entre os dispositivos. O coeficiente positivo de temperatura da resistência dreno-supridouro limita correntes excessivas por qualquer um dos dispositivos. O coeficiente negativo de temperatura dos dispositivos bipolares tende justamente ao oposto. Aumenta o fluxo de corrente nos dispositivos muito quentes devido à queda de resistência dos transistores bipolares com o aumento da temperatura. Isso provoca uma condição de fuga térmica, que causa a rápida destruição do dispositivo (efeito de avalanche).

O circuito apresentado na figura 5A ilustra a simplicidade da ligação em paralelo de três VMP1, FET de potência de 2A para formar um comutador de 6A sem nenhum outro componente externo. Esse circuito ou uma ligação de seis dispositivos com capacidade de comutar 12A pode ser excitado por uma única porta C-MOS série 4000, apenas sacrificando a velocidade de comutação.

Em aplicações necessitando operar com tensão mais elevada que um simples FET de potência pode manipular, vários dispositivos podem ser ligados em série (figura 5B). Na condição de condução a porta (gate) de Q1 está a + 15 V com a tensão do dreno (drain) a cerca de 1 V devido à queda Ids x rds do dreno para o supridouro (source) de Q1. O transistor Q2 também está conduzindo devido à tensão positiva em sua porta. O divisor de tensão, resistores R1 e R2, aplica 55% da alimentação do + 15 V à porta de Q2 e, considerando o dreno a + 2V com 1V no supridouro, produz um muito adequado enriquecimento (enhancement) de + 8,15 V para Q2 – levando-o rapidamente à condução. Na condição de não condução, a porta de Q1 é posta à terra pela porta lógica do C-MOS e menos de 1 pA de corrente flui por Q1.

figura-5 (V-MOS)

O divisor de tensão resistivo agora “vê” 85 V de diferença entre a fonte de alta tensão e a fonte lógica. Isto coloca a porta de Q2 a cerca de 53 V. Q2 então atua como um seguidor de supridouro (source) suportando apenas microampéres de corrente entre dreno e supridouro. Então a sua tensão entre porta e supridouro é essencialmente 0; o que causa uma queda através de Q1, remanescendo uma queda de 47 V através de Q2. Isto distribui de uma forma razoavelmente igual a alta tensão entre ambos os FET.

Para garantir que esta divisão de tensão seja mantida sob condições transientes, o valor dos capacitores C1 e C2 é escolhido para fazer as constantes de tempo R1C1 e R2C2 constantes. E os valores desses capacitores são suficientemente elevados para balancear a capacitância de entrada de Q2.

A capacidade em manipulação de corrente de controle de um motor trifásico pode ser estendida simplesmente pela adição de um FET de potência em paralelo com os originais. Desde que estes comutadores de potência são diretamente lógico-compatíveis e têm alta impedância de entrada, é bem possível ter 2-, 4-, 6-, ou 8-A de modulação de largura de pulsos em controles de motores com torque constante operando com uma simples porta C-MOS da série 4000 excitando cada terminal. E os requisitos de baixa excitação de comutação têm adicionais benefícios de permitir que os terminais superiores sejam excitados com opto-isoladores de menor potência melhor que com volumosos transformadores de pulsos

Aplicações Lineares

Para circuitos analógicos, o V-MOS FET tem diversas vantagens. Seu ganho de corrente é essencialmente equivalente ao de um dispositivo bipolar com beta infinito, devido à impedância de entrada de aproximadamente 1000 MΩ Tem um ganho unitário de freqüência de resposta de 600 MHz devido ao modo de operação por efeito de campo de portadores majoritários. A mais alta característica de ganho linear para a corrente dreno-supridouro de 400 mA a 2A torna-o útil em aplicações de potência linear.

Talvez a mais simples aplicação analógica do FET V-MOS é como comutadora. Um comutador analógico de baixa resistência tem de 1,5 a 3Ω de resistência de condução, dependendo do tipo de dispositivo, para sinais de 0 a 10 V. A corrente de fuga de desligamento é menor do que 0,5 pA. Como o corpo de um encapsulamento de potência com 3 terminais deve ser ligado ao supridouro do FET, a corrente analógica deve sempre ser feita fluir do dreno para o supridouro. O fluxo de corrente inversa vai encontrar o diodo pn existente entre o corpo e o dreno diretamente polarizado.

O circuito de prova e resposta de frequência ilustrado na figura 6 mostra a simplicidade necessária para um amplificador de banda larga de CC a  10 MHz. O VMP1 sob prova possui uma transcondutância, gm, de aproximadamente 0,27 mhos e; com uma carga de 24Ω fornece um ganho do circuito (gm x resistência de carga RL) de 6,5. A distorção harmônica total para este circuito varia de 0,015% a 1Vrms de saída até 0,8%a 1.0 Vrms.

figura-6 (V-MOS)

Estes dispositivos fazem estágios áudio-amplificadores de alta qualidade. Um amplificador estéreo de 80 W (um dos canais é esquematizado na figura 7) usa seis FET de potência em arranjo “push-pull“. A distorção harmônica é inferior a 0,04% usando pequeno “feedback” negativo para uma resposta de frequência dentro de 3 dB de 1Hz a 800kHz. Só 22 dB de “feedback” foram necessários com os FET, onde são usualmente empregados 40 dB com estágios a transistores bipolares.

A distorção, que depende da potência de saída, é mostrada para várias combinações de operação em “loop” aberto e fechado, com e sem filtro de RF. Um “bônus” extra quando se usa FET nesta saída de amplificador é inerentemente a proteção contra curtos-circuitos, à ruptura secundária (secondary breakdown) e a fuga térmica.

Usos em Altas Frequências

A mesma geometria de cristal (chip) é conseguida numa família de RF, a VMP4; usa a tecnologia da montagem de flange em linha. Emprega, ainda, bastante elevada resistência de entrada e baixa capacitância de entrada; comparado com um transistor bipolar equivalente, torna-o útil em amplificadores de potência VHF de banda larga.

Por exemplo, um simples FET de potência, usado no circuito da figura 8 tem um ganho de potência plana dentro de 15 db para cerca de ± 1 db de 40 a 180 MHz – não facilmente obtido com transistores bipolares equivalentes. O circuito pode fornecer 10 a 12W a uma carga de 50Ω, dependendo da entrada (figura 9). Uma característica-chave é a habilidade do circuito para resistir a cargas infinitas de relações de tensões de ondas estacionárias sem nenhum circuito de potência especial.

figura-8 (V-MOS)
figura-9 (V-MOS)

Estes dispositivos V-MOS são os primeiros a nascer de uma família de MOS FET que provocará sua extrema utilidade em comutação de potência de estado sólido e aplicações em potências lineares. Encontrarão usos em ambas as novas aplicações e como eventuais substitutos dos antigos.

Observações

Os circuitos apresentados neste artigo são meramente ilustrativos, não se destinando, portanto, a aplicações práticas imediatas. Assim que dispormos de projetos que abordem aplicações práticas desses dispositivos, estaremos publicando as mesmas aqui no nosso portal.

Eng. Roberto Teixeira
Author: Eng. Roberto Teixeira

Engenheiro de produção, técnico em automação industrial, instrutor técnico, auditor de QHSE, web designer, pesquisador, tradutor técnico, escritor e autor de blogs.

Deixe uma resposta

O seu endereço de e-mail não será publicado. Campos obrigatórios são marcados com *

Esse site utiliza o Akismet para reduzir spam. Aprenda como seus dados de comentários são processados.